두 순수 저항 회로에서 RMS 전압은 V₂=2V₁이고 저항은 R₂=4R₁입니다. 양의 V₁,R₁을 써요. 전압 이득은20log₁₀2라며 전력도4배라고 적었어요. 실제 전력 비와 전력 이득을 구해 볼까요?
전력 비는4×1/4=1입니다. 따라서 전력 이득은10log₁₀1=0dB입니다. 전압 이득20log₁₀2≈6.02dB는 여전히 맞지만 같은 저항에서의 전력 이득이라는 해석이 맞지 않아요.
전압 로그의20을10으로 단순히 고치는 방식으로는 빠진 저항 항을 복구하지 못해요.
UNSW는 전압과 전력의 로그 관계를 설명하면서 주어진 동일 저항 조건을 써요. 이 문항은 그 조건을 바꾼 자체 회로다. 실제 증폭기의 주파수 반응이나 복소 임피던스를 모델링하지 않아 순수 저항에 한정해요.
교사는 숫자6dB에 표시하기 전에 이득의 대상 이름을 적게 해요. 로그 법칙만 맞아도 비로 묶은 물리량이 같은 것은 아니에요. 같은 장치 사진을 본다는 사실보다 분모의 저항이 유지되는지라는 조건이 계산의 해석을 결정해요.
착안: Joe Wolfe, dB: What is a decibel?. 문항의 작은 값·상황·계산 모형은 자체 교육용이에요.
